日本在线www-日本在线播放一区-日本在线不卡免费视频一区-日本在线不卡视频-成人影院久久久久久影院-成人影院一区二区三区

    公司首席技術官Dr Akos Zarandy和Dr Csaba Rekeczky 奔波于布達佩斯和伯克利之間。CVT技術的發(fā)明人，公司技術副主席，Zarandy10月份在秋季微處理器論壇上發(fā)表了關于CVT的技術介紹。這篇文章也吸取了該技術的另一名發(fā)明人，公司研發(fā)副主席Rekeczky的意見。

并非傳統(tǒng)數(shù)字相機 
    Eutecus的設計與傳統(tǒng)數(shù)字相機以及家庭攝像機大相徑庭。經(jīng)典的數(shù)字相機有CCD或CMOS成像傳感器，這些傳感器由微小感應單元組成的陣列覆蓋而成。幾乎每個感應單元都對應一個像素。在曝光過程中，照射到感應單元的光被轉(zhuǎn)化為電。也就是說，感應單元將光子轉(zhuǎn)化為電子。照射到感應單元上的光子越多，產(chǎn)生的電子越多，從而形成的像素越亮。經(jīng)過模數(shù)轉(zhuǎn)換，嵌在RISC核中的傳統(tǒng)微處理器讀取每個感應單元的值把像素聚合成圖像。然后經(jīng)過增強的圖像被存儲到照相機的閃存或其它存儲媒介上之前。 

    傳統(tǒng)數(shù)字相機的幀速很低，經(jīng)常是幾秒一幀而不是一秒幾幀。處理器讀取感應單元數(shù)據(jù)和聚合圖像很費時間。為了解決這一問題，幾乎所有的數(shù)字相機都有緩存。前一次曝光的數(shù)據(jù)就存在這些緩存中供處理器進行處理，以便相機進行下一次曝光。 

    家庭數(shù)字攝像機有更大的緩存。通過降低像素分辨率，它每秒可以處理25到30幀圖像，滿足PAL，SECAM或NTSC視頻的要求。通過使用更大的成像傳感器，高清晰度家庭數(shù)字攝像機可以錄制更高幀速和畫質(zhì)更好的圖像。當然，由于使用了更大的傳感器，這種攝像機的價錢更高。但是，傳統(tǒng)攝像機無法在超高幀速下錄制和處理圖像。 

    圖像處理是實現(xiàn)高速成像的主要障礙：所有的光子幾乎在同一瞬間到達各感應單元并被計入同一“時間窗”，但是聚合圖像的處理器卻是順序處理這些數(shù)據(jù)。圖像感應幾乎是并行的，圖像處理卻不是。因此，從邏輯上解決該問題的方案是應用大規(guī)模并行處理。所以，每一個或每一組感應單元應該有專屬的處理器。除此之外為了實現(xiàn)高速成像，Eutecus還應用了人眼視覺特性仿真的技術。

大規(guī)模圖像并行處理 
    首先，我們要注意的是Eutecus為了達到夢幻般的幀速這一目標使用了大規(guī)模并行處理，但同時還是犧牲了像素的分辨率和色彩。這是在目前半導體技術水平下無法避免的。Eutecus最新的CVT感應處理器僅能處理64×64像素，8或16位灰度級或者完全黑白的圖像。Eutecus相信在同樣工藝結(jié)構下可以制造出處理能力達到256×256像素圖像的芯片，大概是0.06兆像素。 

    與現(xiàn)今流行的10.2兆像素數(shù)字SLR (Single-lens Teflex)相比，CVT的分辨率看起來有些低。但是這種分辨率已經(jīng)可以滿足很多應用領域。例如，機器視覺，低分辨率的圖像足以讓機器人繞開小的物體和避免撞墻。在另一些應用領域中，與記錄更多的細節(jié)相比，瞬間檢測高速進程中變化的能力更重要。比如就有客戶使用CVT成像系統(tǒng)研究玻璃摔碎瞬間碎片產(chǎn)生的過程。此外，和人類的眼睛關注視野中的細節(jié)一樣，CVT可以通過對大的區(qū)域里所感興趣的點進行快速計算來充分利用它有限的分辨率。 

    盡管在分辨率和色彩上做出了一些犧牲，CVT通過使用大規(guī)模圖像并行處理獲得的成就仍然令人印象深刻。芯片設計者可以用兩種基本的方法實現(xiàn)這一技術。第一種方法可以傳送最高幀速的圖像。它是由單一芯片組成的，這種芯片使用一種3D bump bonding的技術在處理單元頂上加上圖像感應單元。 

    如圖2所示，在數(shù)以千計的微小銦凸點上，感應單元結(jié)合在處理單元頂部，構成了緊密連接在一起的多層芯片。傳感器可以是傳統(tǒng)的CMOS或CCD設備。但是，為了最大化性能，Eutecus使用了一種少見的材料—砷化銦(InGaAs)。砷化銦(InGaAs)感應器對光的敏感度比硅感應器高大約十倍，因此它們可以在更短的曝光時間中記錄圖像，從而滿足高幀速的要求。處理器可以用傳統(tǒng)CMOS工藝制造。

    第2種實現(xiàn)CVT的基本方法是分別使用成像芯片和處理器陣列。邏輯上與第1種方法一樣，但物理結(jié)構不盡相同。雖然有一個高速并行接口將成像傳感器與處理陣列連接起來，但是與直接將傳感器和處理器結(jié)合在一起的方法相比，這種方法還是慢了許多。受實現(xiàn)方式的限制，這種方法的最高幀速比第1種方法低了一到兩個數(shù)量級(大約1000到10000幀每秒)。但是，兩個芯片組合在一起的方式也有些好處：它可以使用更高分辨率的成像傳感器，造價更低廉。而且，芯片設計者可以通過對ASIC掩膜或?qū)PGA編程等方式來實現(xiàn)并行處理器陣列。雖然FPGA只能生成少量的處理器陣列，但是可以大大減少投放市場的時間。 

    第3種實現(xiàn)CVT的方法是將成像感應單元陣列和并行處理器陣列合成在同一晶圓上，和多層芯片方式比起來，這種方式的兩個陣列結(jié)合的更緊密。但是，目前的半導體技術無法實現(xiàn)這一方法。因為即使都使用CMOS制造，成像傳感器和ASIC的設計與制造參數(shù)也不同。另外，將感應單元和處理器單元結(jié)合在一起將會降低陣列的密度，從而降低芯片的分辨率。而且，陣列單元的光通道將更小，降低了它們的敏感度。盡管如此，該方法仍是未來研究和發(fā)展的主要方向。

克服制造的缺點 
    傳感器陣列沒有什么新奇，因此我們把注意力集中到處理器陣列上。Eutecus將幾十個處理單元緊密的結(jié)合在一起，各單元之間可以相互聯(lián)系。圖3是C-TON的圖片。這一設計共有8×8，64個處理單元。其他的設計的處理器陣列大小不盡相同。(早期的有4×4陣列)。 每個C-TON芯片的單元從64個感應點接受圖像數(shù)據(jù)，所以圖像的分辨率是64×64。全局控制處理器是一個8位微控制器。全局控制器負責處理片外I/O以及向陣列傳輸程序指令。C-TON有2K的全局程序存儲空間，由傳統(tǒng)的0.18微米CMOS制造，工作頻率為100MHz。它的有32位I/O總線，工作頻率也是100MHz，帶寬400MB/s。 

    每個單元內(nèi)部有一個基于單指令多數(shù)據(jù)的24位處理器，其結(jié)構專門為圖像處理進行過優(yōu)化。一個多路復用器接收所有連接到這一單元的感應點的輸出，然后將信號輸送到一個通用8位模數(shù)轉(zhuǎn)換器。這些模數(shù)轉(zhuǎn)換器依次連接到處理器上。此外，每個單元和另一個單元共享1k局部內(nèi)存，每個單元與和它相鄰的單元之間有通信接口。單元之間可以通過共享內(nèi)存來進行通信，每個時鐘周期傳輸8bits數(shù)據(jù)。不相鄰的單元之間沒有直接聯(lián)系。 

    需要注意的是，像C-TON那樣將成像傳感器和處理器結(jié)合在一起的芯片，未經(jīng)處理的數(shù)據(jù)通過數(shù)以千計的銦凸點而不是由傳統(tǒng)的I/O總線從感應器傳輸?shù)教幚砥麝嚵械摹Ｃ總€單元和在它頂部的感應點之間有專屬的I/O接口，這一巧妙的設計解決了大規(guī)模處理陣列常有的問題：如何通過大規(guī)模陣列傳輸數(shù)據(jù)。 

    另一些大規(guī)模并行設計通過陣列的邊緣接收數(shù)據(jù)，通過網(wǎng)絡傳輸數(shù)據(jù)。但是在“凸點鍵合”多層芯片中，圖像數(shù)據(jù)可以瞬間到達陣列的任何一點，不用繞道沒有延遲。當然，圖像數(shù)據(jù)I/O輸出是仍需穿過整個陣列。但是，通過在本地處理圖像數(shù)據(jù)，處理單元可以減少從芯片輸出的未經(jīng)處理的圖像數(shù)據(jù)。

陣列各層的資源分配 
    像C-TON這樣將傳感器和處理器結(jié)合在一起的芯片從抽象的角度說有多層硬件資源：成像傳感器，多路復用器，ADC,處理器以及存儲器。成像感應器由獨立的凸點鍵合的晶圓組成的。多路復用器和ADC是混合信號部件，一層獨立的晶圓。處理器和SRAMS占用同一層晶圓的一部分，同樣使用數(shù)字CMOS技術制造。圖4是各層的示意圖視。

    單元內(nèi)部的處理器有ALU,形態(tài)單元和比較單元。24位ALU進行8或16位算術操作(加，減，乘)，形態(tài)單元負責對黑白圖像進行簡單的1位操作并輔助ALU處理灰度圖像。處理器每個時鐘周期處理器執(zhí)行一條指令，可以從單元存儲器，和相鄰單元公用的存儲器以及成像傳感器這3處讀取數(shù)據(jù)。表1給出了C-TON進行簡單圖像處理時的性能數(shù)據(jù)。

    雖然陣列中的所有單元必須運行同樣的程序，但是通過使用數(shù)據(jù)驅(qū)動處理(data-driven)和bit-mashing技術可以讓每個單元處理像素時有微小的差異。這也是將感應點和處理器在陣列中直接鍵合的優(yōu)點。圖5展示了對獨立像素進行特殊操作的好處。通過獨立調(diào)節(jié)每個像素，處理器可以有效的擴展圖像的動態(tài)范圍重新捕獲丟失的色彩和細節(jié)。

     為了降低能耗，Eutecus在處理器陣列中使用了擴展時鐘門，不工作的處理器可以關閉。Eutecus表示，工作頻率為100MHz的C-TON全部處理器工作的最大耗電量為300mW，最低可以低于50mW。這使得C-TON適用于電池供電的系統(tǒng)。然而，由于傳感器發(fā)熱產(chǎn)生“熱“像素,散熱就成為了這一設計潛在的問題。當成像傳感器發(fā)熱時生成的圖像噪點較多，特別是在圖像較暗的部分。不過開發(fā)人員可以用圖像處理器增大信噪比來減少這種影響。

眾多應用 
    Eutecus的技術可以應用于眾多領域，C-TON這個Eutecus技術的早期應用例子，只是其中之一。陣列的大小以及每個單元對應的感應點數(shù)都不是一成不變的。根據(jù)設計的需要，一個單元既可以像C-TON一樣處理8×8像素塊的數(shù)據(jù)，也可以只處理單個像素。早期0.18微米CMOS制造的模型芯片只能處理32×32個像素。 

    下一代設計可以像ASIC一樣，用90nmCMOS實現(xiàn)處理器陣列，而不用把成像傳感器鍵合到晶圓上。芯片將使用傳統(tǒng)的32位I/O總線和傳感器通訊。Eutecus表示，雙芯片運行方式可以擁有180×180的處理器陣列，運行時鐘120MHz，支持最大720×720的分辨率。該設計將通過犧牲幀速來提高分辨率，降低制造成本。盡管如此，該設計仍可每秒捕獲1000幀圖像并對圖像進行一些形態(tài)操作。 

    然而，Eutecus的目標并不是成為一個無晶圓半導體公司。其主要商業(yè)模式是發(fā)放類似于軟IP的CVT技術許可。為了實現(xiàn)這一目標，Eutecus為客戶提供處理器陣列及相應部件，它們就像合成的VHDL模型，顧客可將其嵌入到自己的ASIC或FPGA中。Eutecus提供的開發(fā)工具可以讓客戶設計所需的任何大小的陣列。公司還提供為圖像處理優(yōu)化過的“Instant Vision”功能庫，供客戶進行軟件開發(fā)。該庫的初等函數(shù)用組合語言編寫，客戶可以使用高級語言如C，C++編寫應用軟件。 

    由于在可編程邏輯芯片中無法整合成像傳感器，如果對FPGA編程來生成處理器而不是對ASIC進行掩膜生成處理器，那么就需要片外傳感器。而且，由于FPGA的性能局限，處理器陣列的大小有所減少。然而，與制造一個ASIC相比，對FPGA編程更快更便宜。